半導(dǎo)體產(chǎn)業(yè)集體哀悼摩爾定律失效，堅持死磕會有未來嗎？

臺積電還是啟動了2nm工藝的研發(fā)，工廠就設(shè)在中國臺灣新竹的南方科技園。

從14nm、10nm、7nm、6nm、5nm、3nm再到如今的2nm，作為一個摩爾定律的瘋狂追隨者，臺積電在制程工藝上是成功的，至少到目前為止是這樣。

但如果加上半導(dǎo)體集體哀悼摩爾定律失效的大背景，再看臺積電接下來每一步有關(guān)“nm”的布局，就讓人難免感覺它是“過分執(zhí)著”了。

從代工而來，制程工藝是技術(shù)轉(zhuǎn)型的開始

臺積電的成功，在于它幾乎以一己之力奠定了臺灣半導(dǎo)體代工產(chǎn)業(yè)的江山。

1985年，辭去德州儀器高管職位的張忠謀，受邀回臺出任臺灣工業(yè)技術(shù)研究院院長，次年便“創(chuàng)造性”的提出“臺灣半導(dǎo)體產(chǎn)業(yè)，應(yīng)當(dāng)走代工之路”的思路，創(chuàng)立臺積電，以3微米和2.5微米工藝制程切入市場，并幾經(jīng)波折拿到了英特爾的訂單，一時間風(fēng)頭無倆。但同樣出身工研院的聯(lián)華電子卻不干了。

和臺積電相比，聯(lián)電創(chuàng)立時間更早，曹興誠還一口咬定代工模式是他想出來的，張忠謀只是抄襲者。隨著臺灣半導(dǎo)體產(chǎn)業(yè)在全球代工市場地位的提升，訂單紛至沓來，產(chǎn)能滯后問題也逐漸暴露出來。在與聯(lián)電的激烈競爭中，僅單純依靠代工已經(jīng)不可能再讓臺積電繼續(xù)獨(dú)占鰲頭，只得另找出路，也就是技術(shù)轉(zhuǎn)型。

背水一戰(zhàn)之下，張忠謀斥資50億美元買下了臺灣的第三大晶圓代工廠，有著德州儀器眾多技術(shù)大牛站臺的世大半導(dǎo)體。基于此，臺積電開始脫離“低級代工”模式，并于0.13微米工藝中打敗聯(lián)電。也就是從此時起，臺積電開始在制程工藝上一騎絕塵。

有關(guān)臺積電nm的進(jìn)階之路

在說臺積電在制程工藝上的發(fā)展之前，我們先聊聊提升制程工藝的意義和技術(shù)難點(diǎn)。

簡單來說，制程工藝越先進(jìn)，集成電路的精度就越高，在同樣的材料中可以承載的晶體管數(shù)量會越多、連接線越細(xì)。反應(yīng)到芯片，就是性能越高、功耗越小。也因此對于IC廠商來說，越先進(jìn)的制程工藝代工能夠?yàn)槠湓谌找婕ち业母偁幹汹A得更多市場。

· 摩爾定律的完美執(zhí)行者

其實(shí)在上世紀(jì)末，全球半導(dǎo)體產(chǎn)業(yè)中能在制程工藝上擁有話語權(quán)的只有英特爾，就連臺積電當(dāng)時都是靠著英特爾團(tuán)隊找出的200多個問題才得以順利組成產(chǎn)線。

但三十年河?xùn)|三十年河西，可能是在制程工藝上吃到了甜頭，也可能是要將世大半導(dǎo)體的實(shí)力完全發(fā)揮出來，再加上從2000年前后全球半導(dǎo)體產(chǎn)業(yè)進(jìn)入了飛速發(fā)展期，將摩爾定律奉為“神律”臺積電從此走上了死磕制程工藝之路：

1999年，領(lǐng)先業(yè)界推出可商業(yè)量產(chǎn)的0.18微米銅制程工藝；

2001年，推出業(yè)界第一套參考設(shè)計流程，幫助客戶降低0.25微米及0.18微米芯片的設(shè)計障礙；

2005年，成功試產(chǎn)65nm芯片；

2008年，率先批量投產(chǎn)40nm芯片；

2009年，28nm工藝試制成功，并于2011年實(shí)現(xiàn)量產(chǎn)，這也是臺積電有史以來最成功的制程工藝；

2013年，20nm工藝實(shí)現(xiàn)量產(chǎn)，且拿到了蘋果A8處理器的訂單。

可以看到，隨著技術(shù)和經(jīng)驗(yàn)的積累越來越多，臺積電制程工藝進(jìn)階的時間也越來越短，幾乎將摩爾定律執(zhí)行到了極致。但實(shí)際上，彼時的臺積電即便進(jìn)步飛快，在全球高端制程工藝競爭中也沒能躋身第一梯隊，直到16nm的出現(xiàn)。

· 和三星的較量

2015年，臺積電宣布實(shí)現(xiàn)16nm制程工藝量產(chǎn)。原本，制程再次精進(jìn)而廣受行業(yè)關(guān)注無可厚非，但臺積電這次“鬧”的有點(diǎn)大。

因在A8處理器代工上的出色表現(xiàn)，臺積電再次和三星一起拿到了A9的訂單。有趣的是，這一次三星使用的是14nm FinFET工藝，而臺積電用的則是16nm FinFET工藝。按照一般慣例，三星應(yīng)強(qiáng)于臺積電，但事實(shí)恰恰相反。

iPhone 6s上市后，大量用戶在通過軟件獲取芯片信息后發(fā)現(xiàn)，三星和臺積電的代工比例竟然是2：3。而更令人訝異的是，通過專業(yè)測試，搭載臺積電代工的A9處理器的iPhone 6s，在功耗、續(xù)航等方面都強(qiáng)于三星，其中續(xù)航能力更是超出三星30%以上。一時間輿論嘩然，“芯片代工”成為了那段時間的熱議話題。

也就是從這里開始，臺積電得到了蘋果的重點(diǎn)關(guān)注，和三星的較量也進(jìn)入了白熱化階段，最直接的就是它次年獨(dú)吞了A10的全部訂單。而更令三星焦躁的是，臺積電的10nm很快就來了。

在移動智能終端快速迭代，性能要求越來越高的情況下，為盡快推出10nm，臺積電在2014年啟動了一項“令內(nèi)部人員害怕”的計劃——夜鷹計劃，即重新編排所有研發(fā)人員，實(shí)施24小時三班輪值不停休工作模式。超高強(qiáng)度研發(fā)的推進(jìn)下，2016年臺積電宣布10nm開始量產(chǎn)，蘋果的A11 Bionic、華為的麒麟970、聯(lián)發(fā)科的Helio X3等大訂單紛至沓來，到2017年第四季度，該制程工藝的營收占比已達(dá)臺積電總營收的25%。

當(dāng)然三星也沒有示弱，在10nm制程工藝上推出了兩個版本，10nm LPE（Low Power Early）和10nm LPP（Low Power Plus），除了應(yīng)用在自家的Exynos 9810、Exynos 8895、Exynos 961上外，還拿下了高通驍龍835和845的訂單。至此，制程工藝競爭來到了個位數(shù)階段，其中以當(dāng)下正在應(yīng)用的7nm最為激烈。

2017年，臺積電率先試產(chǎn)7nm制程工藝，次年宣布實(shí)現(xiàn)量產(chǎn)，進(jìn)度快了三星超一年半時間。也因?yàn)榇耍珹12 Bionic、麒麟980、AMD Zen 2均選擇了臺積電，就連高通都將驍龍855代工交給了它。

與此同時，麒麟985/990、蘋果A13等也都被臺積電納入囊中，而以華為和蘋果手機(jī)當(dāng)前的市場占有率，臺積電接下來的財報必然可觀。

吃了個大虧的三星只能“打快”，趕在去年10月宣布可實(shí)現(xiàn)7nm EUV量產(chǎn)。與此同時，憑借低價，三星搶下了英偉達(dá)下一代GPU大單，產(chǎn)業(yè)鏈也有傳聞稱高通已重歸三星，二者將就驍龍865展開合作，預(yù)計在今年年底前實(shí)現(xiàn)量產(chǎn)。而就在本月初，三星搶先推出了全球首顆采用7nm EUV工藝制程的Exynos 9825芯片，著實(shí)刷了一波存在感。

更值得一提的是，在有關(guān)“7nm EUV良品率導(dǎo)致高通芯片全廢”假新聞的回應(yīng)中，三星表示“今年4月已實(shí)現(xiàn)該工藝量產(chǎn)，第四季度將有相關(guān)5G產(chǎn)品量產(chǎn)。”

可以說，在7nm制程工藝代工上，臺積電和三星正在“你追我趕”的博弈中，推動著全球半導(dǎo)體產(chǎn)業(yè)發(fā)展。但死磕制程工藝，真的是半導(dǎo)體產(chǎn)業(yè)一定要走的路嗎？

質(zhì)疑聲起，臺積電已經(jīng)走入死胡同？

其實(shí)，早在制程工藝走到10nm時，有關(guān)“半導(dǎo)體工藝已達(dá)物理極限”的說法就開始在業(yè)內(nèi)被廣泛提及。當(dāng)“撐到”7nm時，這種說法更是甚囂塵上，畢竟就連英特爾都在這上面栽了跟頭，黃仁勛更是公開表示“摩爾定律已失效”。

但顯然臺積電并不這么認(rèn)為，其全球營銷主管Godfrey Cheng最近就公開表示，“我們能夠在工藝、制程、晶體管等多方面提升芯片性能，以延續(xù)摩爾定律。”

按照公開信息，接下來臺積電將于明年試產(chǎn)6nm、用5nm制程工藝量產(chǎn)驍龍875、2021年投產(chǎn)3nm、2024年投產(chǎn)2nm，甚至預(yù)計在2050年將晶體管做到0.1nm。

然而，臺積電真的能將nm制程撐到底嗎？

其實(shí)，如果僅從制程工藝先進(jìn)性上看，英特爾的10nm是要強(qiáng)于臺積電的7nm的，前者晶體管密度達(dá)到了100.8MTr/mm2，而后者只有96.5MTr/mm2。也就是說，英特爾可以在一平方毫米的硅片中裝入超一億個晶體管，簡直細(xì)思極恐。

而前文說到半導(dǎo)體工藝其實(shí)是存在物理極限，其中僅量子隧穿和寄生電容暴漲問題就極難解決，前者是當(dāng)晶體管尺寸縮小到原子級別后，電子可能會隨意穿過壁壘導(dǎo)致漏電的問題；后者則是在線路過密過細(xì)的情況下，出現(xiàn)非設(shè)計電容暴漲問題，導(dǎo)致功耗增加。或許也正因?yàn)榇?，英特爾一直沒能實(shí)現(xiàn)10nm量產(chǎn)。

同樣的問題臺積電也需要面對，相較于死守制程工藝，多做兩手準(zhǔn)備更為實(shí)際，例如在材料、光刻、封裝上下功夫。

材料方面，尋找新材料制作晶體管將是未來降低制程的主要途徑之一。就當(dāng)前來看，有關(guān)于3nm制程工藝的芯片材料均不是二氧化硅，而是石墨烯等新型復(fù)合半導(dǎo)體材料，但僅限于實(shí)驗(yàn)室階段，量產(chǎn)尚需時日，例如美國勞倫斯伯克利國家實(shí)驗(yàn)室成功用納米碳管制成了1nm晶體管。

光刻方面，光刻機(jī)決定了制程工藝最小尺寸。眾所周知，光存在衍射問題，任何一臺光刻機(jī)所能刻制的最小尺寸，與它所用光源波長成正比，即波長越短，尺寸就越小。就目前來看，EUV（極紫外）為所有已應(yīng)用的光刻技術(shù)中最為先進(jìn)的，而關(guān)鍵技術(shù)則只掌握在荷蘭的ASML公司手中。也因此，應(yīng)用更短波長的光源和掌握核心技術(shù)也將成為全球半導(dǎo)體產(chǎn)業(yè)未來的重要課題。

封裝方面，張忠謀也曾說過，“為延續(xù)摩爾定律，先進(jìn)封裝也是可走的路。”目前，臺積電已經(jīng)推出CoWoS、bumping、InFO等后端3D封裝產(chǎn)品和前道3D封裝工藝SOIC和全新的多晶圓堆疊等多種封裝方式。

以智能手機(jī)為例，在電池體積短時間內(nèi)無法減小、芯片二維空間固定的情況下，適當(dāng)增加芯片厚度，即“通過多加幾層硅片以增加晶體管數(shù)量”不失為辦法之一。

毋庸置疑，提升制程工藝為半導(dǎo)體產(chǎn)業(yè)發(fā)展提供了極大的助力，但在“物理極限”的挑戰(zhàn)下，固守必定不是長久之計。作為全球首大晶圓代工廠，臺積電在堅持按摩爾定律走下去同時，適當(dāng)開辟一些“岔路”才能有備無患。

最后，記得關(guān)注微信公眾號：鎂客網(wǎng)（im2maker），更多干貨在等你！