注：原文為華福證券《摩爾定律重要方向，先進(jìn)封裝大有可為》，分析師：楊鐘

AI應(yīng)用的爆火，帶火了“先進(jìn)封測(cè)”產(chǎn)業(yè)。

現(xiàn)在 ，AI 芯片的短缺，缺的不僅僅有芯片，還是臺(tái)積電等封裝廠的CoWoS 封裝產(chǎn)能。目前，臺(tái)積電、三星、英特爾等大廠加強(qiáng)對(duì)先進(jìn)封裝的能力。

此外，隨著后摩爾時(shí)代來(lái)臨，先進(jìn)封裝本身已經(jīng)進(jìn)入指數(shù)級(jí)增長(zhǎng)階段。

總的來(lái)說(shuō)，當(dāng)半導(dǎo)體行業(yè)景氣回暖漸進(jìn)，封測(cè)環(huán)節(jié)有望充分受益。

以下為研報(bào)內(nèi)容節(jié)選：

1、半導(dǎo)體封測(cè)概覽

封測(cè)是封裝測(cè)試的簡(jiǎn)稱，包括封裝和測(cè)試兩個(gè)環(huán)節(jié)。其中，封裝是指將生產(chǎn)加工后的晶圓進(jìn)行切割、焊線塑封，并加工為成品芯片的過(guò)程，測(cè)試則是指利用專業(yè)設(shè)備對(duì)產(chǎn)品進(jìn)行功能和性能測(cè)試。

封裝的定義、作用與工藝流程

封裝，指用特定材料、工藝技術(shù)對(duì)芯片進(jìn)行安放、固定、密封，并將芯片上的接點(diǎn)連接到封裝外殼上的工藝流程，其可保護(hù)芯片性能并實(shí)現(xiàn)芯片內(nèi)部功能的外部延伸。

基本的封裝工藝流程包括：晶圓減薄（wafergrinding）、晶圓切割（waferSaw）、芯片貼裝（DieAttach）、焊接鍵合、塑封工藝、后固化工藝、測(cè)試、打標(biāo)工藝（電鍍、打彎、激光打印）、包裝、倉(cāng)檢、出貨等工序。

封裝意義重大。一方面，在芯片制造流程中，IC芯片相當(dāng)小且薄，稍不注意則會(huì)被刮傷損壞，需要對(duì)其提供一定的保護(hù)；另一方面，因?yàn)樾酒某叽缥⑿?，不易以人工安置在電路板上，此時(shí)若封裝一個(gè)較大尺寸的外殼，則會(huì)大大降低技術(shù)難度。

總而言之，半導(dǎo)體封裝可以提升產(chǎn)品的性能，降低技術(shù)成本，最終實(shí)現(xiàn)良品率的提高和工藝節(jié)點(diǎn)的突破，是后摩爾時(shí)代技術(shù)創(chuàng)新的主流方向之一。其作用主要體現(xiàn)在保護(hù)、支撐、連接和散熱四個(gè)方面。

測(cè)試的定義、作用與工藝流程

測(cè)試，指對(duì)芯片產(chǎn)品的性能和功能進(jìn)行測(cè)試，并挑選出功能、性能不符合要求的產(chǎn)品。測(cè)試主要分為封裝之前的晶圓測(cè)試（ChipProbing）和封裝之后的芯片成品測(cè)試（FinalTest）。測(cè)試在確保芯片良率、控制成本、指導(dǎo)芯片設(shè)計(jì)和工藝改進(jìn)等方面起著至關(guān)重要的作用。

封測(cè)產(chǎn)業(yè)鏈及分工環(huán)節(jié)

從半導(dǎo)體產(chǎn)業(yè)鏈來(lái)看，封測(cè)位于半導(dǎo)體產(chǎn)業(yè)鏈中游。半導(dǎo)體產(chǎn)業(yè)鏈的上游是軟硬件材料及設(shè)備，中游是集成電路的設(shè)計(jì)、生產(chǎn)，下游是終端產(chǎn)品應(yīng)用。半導(dǎo)體產(chǎn)業(yè)鏈中游包括設(shè)計(jì)、制造和封測(cè)三大環(huán)節(jié)。封測(cè)是產(chǎn)業(yè)鏈中游的最后一個(gè)環(huán)節(jié)，芯片經(jīng)過(guò)封測(cè)之后交付給芯片設(shè)計(jì)廠，再銷售給下游終端產(chǎn)品應(yīng)用企業(yè)。

在垂直分工模式中，封測(cè)屬于最后環(huán)節(jié)。半導(dǎo)體行業(yè)分工模式分為垂直整合（IDM）和垂直分工模式。垂直整合模式是指一家企業(yè)完整覆蓋芯片設(shè)計(jì)、制造、封測(cè)環(huán)節(jié)。垂直分工模式中，芯片設(shè)計(jì)、制造和封測(cè)環(huán)節(jié)分別由芯片設(shè)計(jì)廠（Fabless）、晶圓代工廠（Foundry）和封測(cè)廠（OSAT）完成。

半導(dǎo)體封測(cè)產(chǎn)業(yè)鏈價(jià)值量

世界集成電路產(chǎn)業(yè)三業(yè)結(jié)構(gòu)（設(shè)計(jì)：晶圓：封測(cè)）的合理占比為3：4：3。根據(jù)中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)統(tǒng)計(jì)，2022年中國(guó)集成電路產(chǎn)業(yè)銷售額為12006.1億元，其中，設(shè)計(jì)業(yè)、制造業(yè)、封測(cè)業(yè)銷售額分別為5156.2億元、3854.8億元、2995.1億元，三者占比依次為42.9%：32.1%：24.9%。因此，中國(guó)集成電路封裝測(cè)試業(yè)的比例處于比較理想的位置。

隨著AI浪潮席卷全球、政策層面積極助力、庫(kù)存壓力逐步釋放，國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)鏈的短板有望迎來(lái)新窗口期，而先進(jìn)封裝、高端封裝材料等封測(cè)領(lǐng)域有望率先受益?！吨袊?guó)半導(dǎo)體封測(cè)產(chǎn)業(yè)回顧與展望》報(bào)告指出，2023年我國(guó)封測(cè)行業(yè)銷售額預(yù)計(jì)將達(dá)3060億元，同比增長(zhǎng)8.4%，增速遠(yuǎn)高于設(shè)計(jì)業(yè)與制造業(yè)，我國(guó)封測(cè)業(yè)未來(lái)市場(chǎng)潛力巨大。

在封測(cè)環(huán)節(jié)內(nèi)部，封裝環(huán)節(jié)占據(jù)封測(cè)價(jià)值量的絕大部分。據(jù)Gartner統(tǒng)計(jì)，封裝環(huán)節(jié)價(jià)值占比為80-85%，而測(cè)試環(huán)節(jié)價(jià)值占比僅為15%-20%。

2、半導(dǎo)體封測(cè)設(shè)備分類及工藝原理

半導(dǎo)體與集成電路后道設(shè)備分類及工藝流程

半導(dǎo)體封裝設(shè)備包括減薄機(jī)、劃片機(jī)、貼片機(jī)、固化設(shè)備、引線焊接/鍵合設(shè)備、塑封及切筋設(shè)備、清洗與搬運(yùn)設(shè)備等。

半導(dǎo)體測(cè)試設(shè)備則包括分選機(jī)、測(cè)試機(jī)和探針臺(tái)。

集成電路后道設(shè)備主要包括貼片機(jī)、劃片機(jī)、檢測(cè)設(shè)備和焊線機(jī)，合計(jì)市場(chǎng)份額占比達(dá)到81%。

3、半導(dǎo)體封測(cè)之——主要原材料

半導(dǎo)體封裝原材料的不同種類與性能評(píng)價(jià)指標(biāo)

當(dāng)封裝所采用的原材料類型不同時(shí)，封裝產(chǎn)品的特質(zhì)往往也有一定差異。目前常見(jiàn)的封裝材料包括陶瓷、塑料和各類金屬，封裝原材料的性能與半導(dǎo)體封裝產(chǎn)品的質(zhì)量息息相關(guān)。

通常來(lái)說(shuō)，從四個(gè)方面評(píng)價(jià)電子封裝材料的性能：一是工藝性能，如黏度、流動(dòng)性、凝膠化時(shí)間、后固化時(shí)間及溫度等；二是濕-熱機(jī)械性能，如熱膨脹系數(shù)（CTE）、彎曲模量與強(qiáng)度、熱導(dǎo)率、潮氣擴(kuò)散系數(shù)等；三是電學(xué)性能，如介電常數(shù)、擊穿強(qiáng)度、損耗因子等；四是化學(xué)性能，如易燃性、離子雜質(zhì)數(shù)量等。其中，工藝性能從工藝的角度進(jìn)行評(píng)價(jià)，而其他三個(gè)性能從性能與功能的角度進(jìn)行評(píng)價(jià)。

封測(cè)原材料分類及其對(duì)應(yīng)市場(chǎng)規(guī)模占比

本章節(jié)所討論的封裝行業(yè)上游原材料主要指的是封裝過(guò)程中的耗材。封裝材料包括切割材料、芯片粘連材料、鍵合引線、封裝基板、引線框架、包封材料、連接材料。根據(jù)SEMI報(bào)告，2022年，封裝基板、引線框架、鍵合絲、包封材料、陶瓷基板及芯片粘結(jié)材料的市場(chǎng)規(guī)模在世界封裝材料市場(chǎng)規(guī)模的占比分別為40%、15%、15%、13%、11%及4%。而封裝材料的門(mén)檻相對(duì)晶圓材料門(mén)檻較低，中國(guó)目前已實(shí)現(xiàn)進(jìn)口替代。

封裝工藝全流程中的原材料使用

用一句話概括半導(dǎo)體封裝中各種原材料的用途：半導(dǎo)體封裝是使用切割材料將成品晶圓切割成小塊芯片，然后使用芯片粘連材料、鍵合引線將芯片固定在封裝基板或引線框架之上，最終在芯片表面覆蓋包封材料（模塑料）并用連接材料將其連接于底板的過(guò)程。

封裝原材料市場(chǎng)規(guī)模

全球封裝材料市場(chǎng)規(guī)模保持高速增長(zhǎng)。根據(jù)SEMI的報(bào)告，2022年全球半導(dǎo)體封裝材料市場(chǎng)規(guī)模達(dá)到280億美元，較2021年同比增長(zhǎng)17%。值得注意的是，全球封裝材料市場(chǎng)規(guī)模已連續(xù)三年保持10%以上的同比增長(zhǎng)率。

而受益于下游及終端應(yīng)用領(lǐng)域的快速增長(zhǎng)，近年來(lái)我國(guó)封裝材料市場(chǎng)需求井噴式擴(kuò)張，行業(yè)整體呈現(xiàn)也穩(wěn)步增長(zhǎng)趨勢(shì)。2022年我國(guó)半導(dǎo)體封裝材料市場(chǎng)規(guī)模已達(dá)462.9億元，其中引線框架市場(chǎng)規(guī)模為118.7億元，封裝基板市場(chǎng)規(guī)模105.3億元，其他材料238.9億元。

封裝基板（IC載板）——芯片封裝的基座

封裝基板，又稱IC載板，是一類用于承載芯片的線路板，它屬于PCB的其中一個(gè)分支。封裝基板具有高密度、高精度、高性能、小型化及輕薄化的特點(diǎn)，可為芯片起到支撐、連接、散熱和保護(hù)的關(guān)鍵作用。封裝基板的產(chǎn)品工藝隨著封裝形式的發(fā)展而不斷演進(jìn)，歷經(jīng)從減成法到半加成法、從打線到倒裝、從有機(jī)基板到復(fù)合基板等多次升級(jí)。

引線框架——與外部導(dǎo)線連接的橋梁

引線框架是指用于連接半導(dǎo)體集成塊內(nèi)部芯片的接觸點(diǎn)和外部導(dǎo)線的薄板金屬框架，在半導(dǎo)體封裝材料市場(chǎng)中占比達(dá)15%。引線框架主要由兩部分組成：芯片焊盤(pán)和引腳。在封裝過(guò)程中，芯片焊盤(pán)為芯片提供機(jī)械支撐，而引腳則連接芯片到封裝外的電學(xué)通路。引線框架借助于鍵合材料使芯片內(nèi)部電路引出端（鍵合點(diǎn)）通過(guò)內(nèi)引線與外引線的電氣連接形成電氣回路，它起到和外部導(dǎo)線連接的橋梁作用。

鍵合引線——引線框架型封裝的生命線

鍵合絲是芯片和引線框架間的連接線。鍵合絲產(chǎn)品按照材質(zhì)不同可分為鍵合金絲、鍵合銅絲、鍵合銀絲和鍵合鋁絲等。

由于黃金具有化學(xué)性能穩(wěn)定、抗氧化，不與酸和堿發(fā)生反應(yīng)等特性，因此黃金制成的鍵合金絲具有延展性好、導(dǎo)電性能佳、金絲球焊速度快及可靠性高等特點(diǎn)，是鍵合絲各品種中使用最早、用量最大的一類。

但受到金價(jià)較高和鍵合銅絲生產(chǎn)技術(shù)不斷發(fā)展的影響，近年來(lái)，鍵合金絲占比不斷下降，銅絲占比不斷提升。而銀絲成本也低于金絲，且其鍵合過(guò)程不需要保護(hù)氣體，所以銀絲也成為了除銅絲以外替代金絲的另一種鍵合絲材料。

包封材料——塑封環(huán)節(jié)主要原材料

包封材料能夠避免芯片發(fā)生機(jī)械或化學(xué)損傷，并保證芯片功能穩(wěn)定實(shí)現(xiàn)。因此，包封材料又被稱為集成電路的“外殼”。

我國(guó)半導(dǎo)體封裝中90%以上采用塑料封裝，而在塑料封裝中，有97%以上利用環(huán)氧塑封料（EMC）作為包封材料。因此，環(huán)氧塑封料已成為半導(dǎo)體行業(yè)發(fā)展的關(guān)鍵支撐產(chǎn)業(yè)。

4、半導(dǎo)體封測(cè)之——封裝技術(shù)深度解析

半導(dǎo)體封裝的分類方式與技術(shù)領(lǐng)域

封裝技術(shù)具有多種分類口徑。目前主流的分類方式包括按組裝方式分類、按引腳分布形態(tài)分類、按封裝材料分類和按氣密性分類等。

封裝技術(shù)幾乎覆蓋了所有科學(xué)技術(shù)領(lǐng)域。除了信息技術(shù)、工業(yè)技術(shù)外，封裝技術(shù)還涉及物理學(xué)、化學(xué)、電子工程、計(jì)算機(jī)工程、機(jī)械工程、材料科學(xué)與工程、化學(xué)工程、商學(xué)、經(jīng)濟(jì)學(xué)、管理學(xué)及環(huán)境工程學(xué)等。其中，封裝主要包含了三個(gè)方面的技術(shù)，即電學(xué)、材料科學(xué)與工程和機(jī)械學(xué)方面的技術(shù)。

封裝技術(shù)的四個(gè)等級(jí)

半導(dǎo)體封裝技術(shù)與器件的硬件結(jié)構(gòu)關(guān)系緊密。硬件結(jié)構(gòu)可以分為有源元件和無(wú)源元件：有源元件是指需要外部電源才能實(shí)現(xiàn)特定功能的器件，例如半導(dǎo)體存儲(chǔ)器和邏輯半導(dǎo)體；無(wú)源元件是指不具備放大或轉(zhuǎn)換電能等主動(dòng)功能的器件，例如電阻器和電容器。

電子封裝技術(shù)涵蓋的內(nèi)容廣泛，根據(jù)硬件結(jié)構(gòu)的裝載順序，封裝大體可分為0級(jí)封裝到3級(jí)封裝四個(gè)不同等級(jí)。

封裝技術(shù)要求

微電子產(chǎn)業(yè)的發(fā)展給封裝技術(shù)帶來(lái)全新要求。隨著集成電路產(chǎn)業(yè)的高速發(fā)展，需要集成在芯片上的功能日益增多，整個(gè)系統(tǒng)的功能都需要集成在一塊芯片上，因此芯片的集成度標(biāo)準(zhǔn)提高。除此之外，為了輕便或便于攜帶，小型化也是芯片發(fā)展的一個(gè)重要趨勢(shì)。集成電路的不斷發(fā)展對(duì)電子器件的封裝技術(shù)提出越來(lái)越高的要求。

傳統(tǒng)封裝與先進(jìn)封裝的劃分與關(guān)聯(lián)

目前半導(dǎo)體封裝技術(shù)可分為基板型封裝和晶圓級(jí)封裝。根據(jù)有無(wú)焊線，基板型封裝可分為傳統(tǒng)封裝與先進(jìn)封裝，而晶圓級(jí)封裝本身即屬于先進(jìn)封裝。此外，使用倒裝（FC）技術(shù)、硅通孔（TSV）技術(shù)、多芯片組件技術(shù)（MCM）等先進(jìn)技術(shù)也是先進(jìn)封裝的主要特征之一。

先進(jìn)封裝的發(fā)展可分為兩個(gè)方向：

小型化：3D封裝可以突破傳統(tǒng)的平面封裝的概念，通過(guò)單個(gè)封裝體內(nèi)多次堆疊，實(shí)現(xiàn)存儲(chǔ)容量的倍增。

高集成：SiP能將數(shù)字/非數(shù)字功能、硅/非硅材料、CMOS/非CMOS電路，以及光電、MEMS、生物芯片等器件進(jìn)行集成，大幅提升性能。

傳統(tǒng)封裝——技術(shù)突破開(kāi)啟新階段

目前，業(yè)界主要以是否采用焊線為標(biāo)準(zhǔn)，區(qū)分傳統(tǒng)封裝和先進(jìn)封裝。二者的主要區(qū)別在于產(chǎn)品工藝復(fù)雜程度、封裝形式、封裝技術(shù)、封裝材料是否為行業(yè)前沿等。

以新技術(shù)的突破為節(jié)點(diǎn)，傳統(tǒng)封裝的發(fā)展歷經(jīng)通孔插裝型、表面貼裝型和球柵陣列型三個(gè)階段。

相較于先進(jìn)封裝，傳統(tǒng)封裝具有性價(jià)比高、產(chǎn)品通用性強(qiáng)、使用成本低、應(yīng)用領(lǐng)域廣等優(yōu)點(diǎn)。由于汽車(chē)、消費(fèi)電子中采用的模擬芯片、功率器件、分立器件、MCU等核心芯片對(duì)于小型化和集成化的要求較低，對(duì)可靠性和穩(wěn)定性的要求較高，因此傳統(tǒng)封裝市場(chǎng)仍將保持穩(wěn)定成長(zhǎng)。

根據(jù)Yole統(tǒng)計(jì)，2022年，全球傳統(tǒng)封裝市場(chǎng)規(guī)模約為430億美元，仍大于先進(jìn)封裝市場(chǎng)規(guī)模；預(yù)計(jì)傳統(tǒng)封裝市場(chǎng)規(guī)模在2021-2026年的CAGR為2.3%，增長(zhǎng)穩(wěn)定。

先進(jìn)封裝——后摩爾時(shí)代的璀璨明珠

摩爾定律由英特爾創(chuàng)始人之一戈登·摩爾提出，其核心內(nèi)容為：集成電路上可以容納的晶體管數(shù)目，在大約每經(jīng)過(guò)18-24個(gè)月便會(huì)增加一倍，即處理器的性能每隔兩年左右翻一倍。

近幾年來(lái)，隨著芯片工藝的發(fā)展，硅的相關(guān)工藝水平逐漸進(jìn)入物理瓶頸期：

一方面，鰭式場(chǎng)效應(yīng)晶體管技術(shù)在沿用到5nm制程后陷入瓶頸。該技術(shù)能夠改善電路控制、減少漏電、縮短晶體管柵長(zhǎng)。廠商計(jì)劃使用可以進(jìn)一步減少漏電、增加驅(qū)動(dòng)電流的閘極環(huán)繞場(chǎng)效應(yīng)晶體管等新技術(shù)進(jìn)行突破，但相關(guān)配套技術(shù)和設(shè)備還并不成熟，實(shí)現(xiàn)難度仍然較大。

另一方面，技術(shù)節(jié)點(diǎn)的縮小需要制造設(shè)備更新迭代，使得集成電路制造成本越來(lái)越高，僅有少數(shù)龍頭企業(yè)有能力繼續(xù)攻克制程難題，晶體管縮小的進(jìn)程愈加困難。

基于此，摩爾定律逐步失效，后摩爾時(shí)代到來(lái)。

隨著摩爾定律逼近物理極限，依賴器件特征尺寸縮微來(lái)獲得成本、功耗和性能方面的提升變得越來(lái)越困難。近年來(lái)，手機(jī)處理器、射頻芯片、CPU/GPU、汽車(chē)芯片、AI芯片等應(yīng)用場(chǎng)景在低功耗、高性能、小型化和多功能化等方面對(duì)芯片提出更高需求，故先進(jìn)封裝受到廣泛重視。

不再使用引線框架的先進(jìn)封裝具有小型化和高集成的特點(diǎn)，能夠?qū)崿F(xiàn)封裝方案的更多可能。先進(jìn)封裝由于能夠提升產(chǎn)品性能、降低制造成本，逐漸成為后摩爾時(shí)代實(shí)現(xiàn)節(jié)點(diǎn)突破的主流方向。

先進(jìn)封裝——變革創(chuàng)新，影響深遠(yuǎn)

在先進(jìn)封裝中，2.5D/3D封裝是未來(lái)的發(fā)展主線，同時(shí)傳統(tǒng)的基于引線鍵合的引線框架類封裝也在不斷發(fā)展和進(jìn)步以適應(yīng)不同的產(chǎn)品應(yīng)用。

自20世紀(jì)90年代中期，集成電路封裝體的外觀（形狀、引腳樣式）并未發(fā)生重大變化，但其內(nèi)部結(jié)構(gòu)發(fā)生了三次重大技術(shù)革新，分別為：倒裝封裝（FlipChip）、系統(tǒng)級(jí)封裝（SiP-SysteminaPackage）和晶圓級(jí)封裝技術(shù)（WLCSP-WaferLevelChipScalePackage）。

先進(jìn)封裝與傳統(tǒng)封裝的主要區(qū)別：

先進(jìn)封裝給芯片的功能拓展增加了可能性。

功能密度的提升：先進(jìn)封裝可減少空間占用；

縮短互連長(zhǎng)度：傳統(tǒng)封裝中，引線穿過(guò)外殼和引腳需要數(shù)十毫米甚至更長(zhǎng)，先進(jìn)封裝將互聯(lián)長(zhǎng)度從毫米級(jí)縮短至微米級(jí)，提升芯片的性能和功耗；

實(shí)現(xiàn)系統(tǒng)重構(gòu)：電子系統(tǒng)的構(gòu)建可在芯片級(jí)基板級(jí)進(jìn)行，在封裝內(nèi)部即可實(shí)現(xiàn)所謂系統(tǒng)級(jí)封裝。

先進(jìn)封裝主要特征與發(fā)展趨勢(shì)

先進(jìn)封裝較傳統(tǒng)封裝，提升了芯片產(chǎn)品的集成密度和互聯(lián)速度，降低了設(shè)計(jì)門(mén)檻，優(yōu)化了功能搭配的靈活性。例如，倒裝將芯片與襯底互聯(lián)，縮短了互聯(lián)長(zhǎng)度，實(shí)現(xiàn)了芯片性能增強(qiáng)和散熱、可靠性的改善。

先進(jìn)封裝的主要特征包括：封裝元件概念演變?yōu)榉庋b系統(tǒng)；單芯片向多芯片發(fā)展；平面封裝（MCM）向立體封裝（3D）發(fā)展；倒裝連接、TSV硅通孔連接成為主要鍵合方式等。具體的先進(jìn)封裝囊括倒裝、晶圓級(jí)封裝以及POP/Sip/TSV等。

封裝技術(shù)的演變歷程與工藝解析

根據(jù)《中國(guó)半導(dǎo)體封裝業(yè)的發(fā)展》，全球封裝技術(shù)經(jīng)歷了五個(gè)發(fā)展階段。當(dāng)前全球封裝行業(yè)的主流處于以CSP、BGA封裝為主的第三階段，并向第四、第五階段的SiP、SoC、TSV等封裝邁進(jìn)。近年來(lái)，國(guó)內(nèi)領(lǐng)先封裝企業(yè)通過(guò)自主研發(fā)和收購(gòu)兼并等方式逐步掌握第三、四、五階段的部分先進(jìn)封裝技術(shù)，但國(guó)內(nèi)市場(chǎng)主流封裝產(chǎn)品仍處于第二、三階段，整體發(fā)展水平與國(guó)外仍存在一定差距。

Chiplet應(yīng)運(yùn)而生，化整為零優(yōu)勢(shì)顯著

Chiplet正是先進(jìn)封裝技術(shù)的重要應(yīng)用，亦是后道制程提升AI芯片算力的最佳途徑之一。AI大模型等新一代信息技術(shù)加速演進(jìn)，對(duì)算力資源提出更高要求，也加速了芯片性能的發(fā)展。傳統(tǒng)芯片的設(shè)計(jì)與制造通常采用單片式SoC方案，將多個(gè)負(fù)責(zé)不同類型任務(wù)的單元通過(guò)光刻的形式制作到同一塊晶圓上。但傳統(tǒng)SoC在算力時(shí)代下面臨著許多挑戰(zhàn)：隨著芯片尺寸的增加與工藝節(jié)點(diǎn)的逐漸減小，良率不斷降低從而引起硬件成本飆升；傳統(tǒng)SoC方案采用統(tǒng)一的工藝制程，導(dǎo)致SoC芯片上各部分需要同步進(jìn)行迭代。在上述背景下，Chiplet技術(shù)應(yīng)運(yùn)而生，成為芯片行業(yè)的新興發(fā)展方案。

Chiplet的原理：旨在將大芯片“化整為零”，實(shí)現(xiàn)硅片級(jí)別的“解構(gòu)—重構(gòu)—復(fù)用”。Chiplet將原本一塊復(fù)雜的SoC芯片，從設(shè)計(jì)時(shí)就按照不同的計(jì)算單元或功能單元對(duì)其進(jìn)行分解，然后每個(gè)IP單元選擇最適合的工藝制程進(jìn)行制造，再將這些模塊化的裸片互聯(lián)起來(lái)，通過(guò)先進(jìn)封裝技術(shù)，將不同功能、不同工藝制造的Chiplet封裝成一個(gè)SoC芯片。后續(xù)Chiplet芯片的升級(jí)也可以選擇僅升級(jí)部分IP單元對(duì)應(yīng)的Chip，而將部分IP保留，實(shí)現(xiàn)一種新形式的IP復(fù)用。

Chiplet的優(yōu)勢(shì)：

1.大幅降低芯片成本：不同的Chiplet可以根據(jù)需要分別進(jìn)行設(shè)計(jì)，且硅片級(jí)別的IP可以復(fù)用，設(shè)計(jì)成本大幅降低；由于晶圓的缺陷率是恒定值，芯片面積越小，良率越高，所以Chiplet可有效改善良率，減少制造環(huán)節(jié)產(chǎn)生的成本。且當(dāng)芯片面積越大、工藝制程越先進(jìn)時(shí)，Chiplet的成本優(yōu)勢(shì)更加顯著。

2.通過(guò)多個(gè)Chiplets級(jí)聯(lián)獲得性能的線性增長(zhǎng)：如蘋(píng)果可以通過(guò)堆疊兩顆M1Max芯片使M1Ultra直接獲得兩倍M1Max的算力；

3.異構(gòu)重組：不同IP單元可以采用不同的工藝，例如，對(duì)CPU等工藝提升敏感的模塊，可以采用先進(jìn)制程生產(chǎn)，而對(duì)I/O等工藝提升不敏感的模塊，則可以采用成熟制程制造，這大大提升了芯片設(shè)計(jì)與制造的靈活性，后續(xù)選擇性迭代也能縮短產(chǎn)品的上市周期。

Chiplet先進(jìn)封裝方案選擇

Chiplet技術(shù)發(fā)展的基礎(chǔ)是先進(jìn)封裝，而業(yè)界對(duì)Chiplet所采用的先進(jìn)封裝技術(shù)各有不同。傳統(tǒng)封裝技術(shù)已不能適應(yīng)Chiplet技術(shù)發(fā)展的需要，因此先進(jìn)封裝技術(shù)在Chiplet中被大量應(yīng)用：封裝結(jié)構(gòu)從2D到3D封裝，在各個(gè)維度提高互連密度，縮小互連距離，同時(shí)降低成本；芯片焊接工藝從回流焊發(fā)展到熱壓焊、混合鍵合，芯片互連節(jié)距從100μm以上縮小到3μm甚至更小，互連帶寬更大，互連質(zhì)量更好。按封裝介質(zhì)材料和封裝工藝劃分，當(dāng)前Chiplet的實(shí)現(xiàn)方式主要包括以下幾種：2D封裝、2D+封裝、2.5D封裝、3D封裝。

最后，記得關(guān)注微信公眾號(hào)：鎂客網(wǎng)（im2maker），更多干貨在等你！